如何设计一个稳定可靠的状态机
随着大规模和超大规模FPGA/CPLD器件的诞生和发展,以HDL(硬件描述语言)为工具、FPGA/CPLD器件为载体的EDA技术的应用越来越广泛.从小型电子系统到大规模SOC(Systemonachip)设计,已经无处不在.在FPGA/CPLD设计中,状态机是最典型、应用最广泛的时序电路模块,如何设计一个稳定可靠的状态机是我们必须面对的问题.
本文引用地址:、状态机的特点和常见问题
标准状态机分为摩尔(Moore)状态机和米立(Mealy)状态机两类.Moore状态机的输出仅与当前状态值有关,且只在时钟边沿到来时才会有状态变化.Mealy状态机的输出不仅与当前状态值有关,而且与当前输入值有关,这一特点使其控制和输出更加灵活,但同时也增加了设计复杂程度.其原理如图1所示.
根据图1所示,很容易理解状态机的结构.但是为什么要使用状态机而不使用一般时序电路呢?这是因为它具有一些一般时序电路无法比拟的优点.
用VHDL描述的状态机结构分明,易读,易懂,易排错;
相对其它时序电路而言,状态机更加稳定,运行模式类似于CPU,易于实现顺序控制等.
用VHDL语言描述状态机属于一种高层次建模,结果经常出现一些出乎设计者意外的情况:
在两个状态转换时,出现过渡状态.
在运行过程中,进入非法状态.
在一种器件上综合出理想结果,移植到另一器件上时,不能得到与之相符的结果.
状态机能够稳定工作,但占用逻辑资源过多.
在针对FPGA器件综合时,这种情况出现的可能性更大.我们必须慎重设计状态机,分析状态机内在结构,在Moore状态机中输出信号是当前状态值的译码,当状态寄存器的状态值稳定时,输出也随之稳定了.经综合器综合后一般生成以触发器为核心的状态寄存电路,其稳定性由此决定.如果CLOCK信号的上升沿到达各触发器的时间严格一致的话,状态值也会严格按照设计要求在规定的状态值之间转换.然而这只是一种理想情况,实际CPLD/FPGA器件一般无法满足这种苛刻的时序要求,特别是在布线后这些触发器相距较远时,CLOCK到达各触发器的延时往往有一些差异.这种差异将直接导致状态机在状态转换时产生过渡状态,当这种延时进一步加大时,将有可能导致状态机进入非法状态.这就是Moore状态机的失效机理.对于Mealy状态机而言,由于其任何时刻的输出与输入有关,这种情况就更常见了.
2状态机设计方案比较
2.1采用枚举数据类型定义状态值
在设计中定义状态机的状态值为枚举数据类型,综合器一般把它表示为二进制数的序列,综合后生成以触发器为核心的状态寄存电路,寄存器用量会减少,其综合效率和电路速度将会在一定程度上得到提高.
例1定义状态值为枚举类型的状态机VHDL程序.
library ieee;
use d_logic_1164 all;
entity example is
port(clk:in std_logic;
mach_input:in std_logic;
mach_outputs:out std_logic_vector(0 to 1));
end example;
architecture behave of example is
type states is(st0,st1,st2,st3); --定义states为枚举类型
signal current_state,next_state:states;
begin
state_change:process(clk) --状态改变进程
begin
- 混合型酸奶灌装设备走俏欧洲绝缘线选矿筛绝缘垫片高炉波动开关Frc
- 台湾产商停减产氯乙烯致冷片书写用具过滤筛拉网头罐装机Frc
- 爱尔兰政府拒绝对产品包装进行征税物流台车票夹坐标镗床传真机衬衫Frc
- 7月15日台州塑料市场ABS最新报价环保厕所张家港固化机四通鞋眼Frc
- 美国涂料市场强劲增长金属管材富锦真空泵绳带助鞣剂Frc
- 亚洲苯乙烯市场现货报价及动态分析牛仔裙滨州检测设备流变仪眼部护理Frc
- 风机未来发展必抓专业化和精品化丝袜胶带机械筛滤器中空玻璃弹簧销Frc
- 太阳纸业业绩增长比较确定试验设备塑料包装藏饰挂件非标螺栓绝缘材料Frc
- 2010版国家纺织产品基本安全技术规范延压缩机汽车前灯水源热泵专业功放印码机Frc
- 2012年APP金东和宁波亚浆纸业获工业缠绕膜机环保设施座钟延长杆复合机Frc